K230设计时LPDDR4引脚应该怎么与K230主控链接?

Viewed 307

最近在设计K230的外围电路的时候发现官方给出的LPDDR4参考电路图并不齐全,引脚都没有标注。在看了庐山派开发板的原理图后,产生疑问:为何K230与闪存颗粒的引脚定义并不完全相同,但是却被链接在了一起?例如:K230的DQ_A0引脚却链接在了闪存的DQ_A4引脚上(K4F8E304HB-MGCJ)?请问各位大佬,这其中是有什么设计规范吗?还是理应将K230和闪存颗粒的引脚一一对应?

1 Answers